DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

3402278

Basic Patent (No, Kind, Date): JP 56059291 A2 810522 <No. of Patents: 001>

LIQUID CRYSTAL DISPLAY UNIT (English)

Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD

Author (Inventor): ISHIHARA TAKESHI

IPC: *G09G-003/36;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 56059291 A2 810522 JP 79135592 A 791019 (BASIC)

Priority Data (No,Kind,Date): JP 79135592 A 791019

(3) 日本国特許庁 (JP)

1D特許出願公開

. ⑩ 公 開 特 許 公 報 (A)

昭56—59291

⑤Int. Cl.³G 09 G 3/36

識別記号

庁内整理番号 7250-5 C 砂公開 昭和56年(1981)5月22日

発明の数 1 審査請求 未請求

(全 3 頁)

図液晶表示装置

顧 昭54-135592

22出

②特

昭54(1979)10月19日

⑩発 明 者 石原健

門真市大字門真1006番地松下電

器産業株式会社内

加出 願 人 松下電器産業株式会社

門真市大字門真1006番地

仍代 理 人 弁理士 中尾敏男

外1名

田 畑 増

1、発明の名称

液晶表示装置

- 2、特許請求の範囲
 - (1) 電界効果トランジスタ群とコンデンサよりなるメモリ機能を有する絵案が二次元的に配列された液晶要示装置において、電界効果トランジスタ群として、トランスフェ・ゲートと本トランスフェ・ゲートの一方のドレインまたはソースがゲートに接続されたインバータとにより構成され、かつ、前配コンデンサとして、前配インパータのゲート部に形成された容量を利用することを特徴とする液晶表示装置。
 - (2) 少くともインバータが相補型電界効果トランジスタにより構成されていることを特徴とする 特許請求の範囲第1項に記載の液晶表示装置。
- 3、発明の詳細な説明

本発明は、メモリ機能を有する液晶表示パネル の電極用基板として、シリコン基板を用いた場合 の低消費電力化を液晶に印加される電位の安定化 を小面積のスイッチング、エレメントで行なわせ ることを目的としたものである。

従来、シリコン基板を一方の電極とした液晶表 示パネルは、第1図に示すように、1個のFET とコンデンサよりなるFETアレイが用いられて いる。この動作を簡単に脱明する。ェはゲート信 号で、シフト・レジスタによりェi-1, エi・エi+1 ……という順に順次走査される。今、ェi にFET T、をONするような電位が印加されると、コンデ この電位は液晶ドット 1 の一方の電極になるため 電位の1.0に応じて白または黒がパネルに表示 される。次にェi が切れ、 Ti がOFFしてもり - ク電流が極めて小さいため、電位はそのままC に保持され液晶展示もそのまま表示されている。 とのようにx;が切れ、次にxi+,が入って同様 の充電が行なわれ、順次液晶表示がおこなわれる。 との場合、痕炭的な電流パスはないので消費電流 は主としてコンデンサの充放電電流だけが小さい. 電流ですむ代りに、1秒間に30枚表示をおこな

うためにはコンデンサに約30m sec の間電位を保つだけの電荷を蓄えなければならず、比較的大きをいコンデンサを要する。の容量をシリコンを優としているが、この容量をシリコンの機のではではでは、120 μm ※150 μm 程度の大けのできるとシリコンとはではでいるというのでは、コースをでは、コースをでは、コースをでは、コースをでは、ロースをではないるでは、ロースをでは、ロースをでは、ロースをでは、ロースをでは、ロースをでは、ロースをでは、ロースをでは、ロースをでは、ロースをでは、ロー

本発明はこれらの欠点を改良しようとするもの である。前述の欠点を改良するために発明された 本発明の第1の実施例を第2図に示す。

第2図の動作は x_i により $T_{i,i}$ がONすると y_j より電位が $T_{i,i}$ を通じてゲート容量 c_i に充電される。この電位が $T_{i,2}$ の閾値電位 V_t 以上になると $T_{i,2}$ がONし液晶ドット1には T_i って電位が保持され、 C_i が放電されて c_i の電位が V_t

が液晶に印加される。今、TinがONするとci には yiの電位にしたがって充放電がおこなわれ る。 c_i の電位がCMOSインバータの閾値電圧 (略々 V_{DD}/2)より高い場合は、T_{i2N}(n-chト ランジスタ)がONしTizp (p-chトランジスタ) がOFFして液晶にはアース電位が印加される。 関値電圧より低い場合はTi2N がOFF、Ti2p がONして V_{DD} が印加される。いずれの場合もど ちらかのトランジスタがOFFしているため直流 パスはなく消費電流は極めて小さい。もちろん、 との構造を逆にし、 P , Nohのトランジスタを入 れ換えてもよいが、この場合は V_{DD}の複性が逆に なってくる。いずれにしてもシステムの電位構成 にしたがって選択する必要がある。 ci はまた、 直流的なリークパスがないため極めて小さくてす むため大面積を要しない利点がある。以上のよう に本発明によれば小面積でかつ消費電流が極めて 小さいパネルを構成することができる。 またCMOSインバータの閾値電圧は大体電原電 圧の 13.で c_iの変動に対して余裕が大きく動作の

本発明の第2の実施例を第3図に示す。

 T_{i_1} はトランスファ・ゲートで Pchもしくは Nch で構成される。もちろん CMOS 構造でもよいが、本質的にはどちらでも可能で基本動作に差は殆んどない。この T_{i_1} に CMOS インパータ T_{i_2p} , T_{i_2p} が接続され、このインパータの出力

6

安定化ができる利点も有している。


4、図面の簡単な説明

バータ)。


第1図は従来のFETをマトリックス状に配置した液晶表示装置の一部の等価回路を示す図、第2図は本発明の一実施例による液晶表示装置の一部の等価回路を示す図、第3図は同他の実施例による液晶表示装置の一部の等価回路を示す図である。

1 ……液晶ドット、 c_i ……ゲート容量、
T_{i1} …… 電界効果トランジスタ(トランスファ・ゲート)、 T_{i2}…… 電界効果トランジスタ(イン


代理人の氏名 弁理士 中 尾 敏 男 ほか1名







第 3 図



Japanese Patent Application Laid Open Number: Sho 56-59291

Publication Date: May 22, 1981

Application No.: Sho 54-135592

Filing Date: October 19, 1979 Int. Class. No.: G 09 G 3/36

Inventor: Takeshi Ishihara

Applicant: Matsushita Electric Industrial Co., Ltd.

Specification

- 1. Title of the invention: Liquid Crystal Display Device
- 2. What is claimed:
- (1) In a liquid crystal display device wherein pixels having a memory function comprising a group of field-effect transistors and a condenser are arranged two-dimensionally, a liquid crystal display device wherein a group of field-effect transistors comprise a transfer gate and an inverter in which one drain or source of the transfer gate is connected to a gate, and a capacity formed in a gate portion of said inverter is used as said condenser.
- (2) A liquid crystal display device of claim 1 wherein at least an inverter is constituted by a complementary field effect transistor.
- 3. Detailed description of the invention

The present invention has a purpose to make an electric potential applied to liquid crystal stable by a small-sized switching element for reducing the consumption of electricity in case of using a silicon substrate as a substrate for an electrode of a liquid crystal display panel with a memory function.

Conventionally, an FET array comprising one FET and a condenser is used in a liquid crystal display panel wherein a silicon substrate is one electrode as shown in Figure 1. This operation is explained in brief. x is a gate signal, and is scanned in order like $x_{i\cdot 1}$, x_{i} , x_{i+1} When an electric potential making FET T_i ON is applied to x_i , a condenser C is charged from y_g through the FET T_i . Because this electric potential is one electrode of a liquid crystal dot 1, white or black is displayed on a panel in response to 1 and 0 of the electric potential. Next, even if x_i is cut and T_i becomes OFF, a leak



current is extreme small, so that the electric potential is stored in C and liquid crystal displaying is kept. Thus, x_i is cut, and next x_{i-1} is entered to charge the condenser in the same way, consequently the liquid crystal displaying is performed in order. In this case, because there is not a direct current pass, the consumption of electric current is mainly a small charge and discharge electric current of a condenser. However, because the electrical charge which keeps the electrical potential for about 30 m sec should be stored in the condenser to display 30 sheets for one second, a relatively large condenser is needed. Normally, the capacity of 3 to 6 PF is required. In case of obtaining this capacity by MOS structure of silicon-silicon oxide film-aluminum, if a thickness of a silicon oxide film is about 1000 Å, an area of about 120 μ m x 150 μ m is used. Therefore, there are some defects that the resistant value of liquid crystal decides a holding time because the condenser electric potential is discharged gradually through the liquid crystal, as well as a pixel area is enlarged.

The present invention has a purpose to improve these defects. Figure 2 shows the first embodiment of the present invention to improve said defects.

An operation of Figure 2 is that an electric potential is charged in a gate capacity C_i through T_{i1} from y_i when T_{i1} becomes ON by x_i . When this electric potential becomes not less than a threshold voltage V_t of T_{i2} , T_{i2} becomes ON and the earth electric potential is stored in a liquid crystal dot 1; when the electric potential of C_i becomes not more than V_t by discharging C_i , T_{i2} becomes OFF and the V_{DD} electric potential is applied to the liquid crystal dot through R_i . In this method, it is effective that voltage is not changed by which the earth electric potential or V_{DD} electric potential is applied constantly according to whether the electric potential of C_i which is not less than or not more than V_i . When a leak current of a transistor is extreme small, the consumption of electric current of C_i increases on the side of no discharge pass because the direct current flows through R_i while T_{i2} is ON, consequently it is necessary to pay an attention in case of many pixels. When the number of pixels is 100×100 , approximately $10 \text{ M}\Omega$ is suitable. The above is the case of digital processing, and it is possible to store the analog electric potential by selecting the rate of R_i in ON resistance of T_{i2} . Besides, R_i can be constituted by the MOS transistor for load.

The second embodiment of the present invention is shown in Figure 3.



Til is a transfer gate and constituted by Pch or Nch. Of course, the CMOS structure can be used, either one can be used essentially and there is no difference in a basic operation. This Til is connected with CMOS inverters Tilp and Tiln, of which output is applied to liquid crystal. When Til becomes ON, Ci is charged and discharged according to the electric potential of y_i. In case that the electric potential of C_i is higher than a threshold voltage of the CMOS inverter (hereinafter referred to as VDD/2), Ti2N (n-ch transistor) becomes ON and Till (p-ch transistor) becomes OFF, so that the earth electric potential is applied to the liquid crystal. In case that it is lower than the threshold voltage, TizN becomes OFF, TizP becomes ON, and VDD is applied. In either case, there is no direct current pass because either transistor becomes OFF, and the consumption of electric current is extreme small. Of course, transistors of Pch and Nch can be changed by reversing this structure. In this case, the polarity of V_{DD} becomes reverse. In either case, it is necessary to select the structure according to the electric potential constitution of the system. Ci also has a merit of being formed in a small area because it does not have a direct current leak pass. As stated above, a panel with the extreme low consumption of electric current can be constituted in a small area by the present invention. Besides, the threshold voltage of the CMOS inverter is almost half of power source voltage, is able to respond to change of C_i, and the stability of operation can be realized.

4. A brief explanation of Figures

Figure 1 shows an equivalent circuit of one portion of a liquid crystal display device wherein the conventional FET is arranged in matrix shape.

Figure 2 shows an equivalent circuit of one portion of a liquid crystal display device by an embodiment of the present invention.

Figure 3 shows an equivalent circuit of one portion of a liquid crystal display device by the other embodiment of the present invention.

1 liquid crystal dot

 $C_i \dots gate \ capacity$

 T_{i1} field effect transistor (transfer gate)

Ti2 field effect transistor (inverter)



DLALOG(R) File~345: Inpadoc/Fam. &~Legal~Stat

(c) 2002 EPO. All rts. reserv.

3402278

Basic Patent (No, Kind, Date): JP 56059291 A2 810522 < No. of Patents: 001>

LIQUID CRYSTAL DISPLAY UNIT (English)

Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD

Author (Inventor): ISHIHARA TAKESHI

IPC: *G09G-003/36;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 56059291 A2 810522 JP 79135592 A 791019 (BASIC)

Priority Data (No,Kind,Date): JP 79135592 A 791019